当前位置：易推广 > 北京淼森波信息技术有限公司 > 产品展示
企业档案
会员类型：会员
已获得易推广信誉 等级评定
(0 -40)基础信誉积累，可浏览访问
(41-90)良好信誉积累，可接洽商谈
(91+ )优质信誉积累，可持续信赖
易推广会员：6年
工商认证 【已认证】
最后认证时间：
注册号： 【已认证】
法人代表： 【已认证】
企业类型：个体商户 【已认证】
注册资金：人民币万 【已认证】
产品数：3623
参观次数：1452072
手机网站：http://m.yituig.com/c143187/
旗舰版地址：http://www.miaosenbo.com
-
-
-
-
-
-
DDR2 DDR3 DDR4 上电时序测试 电源纹波测试
DDR2 DDR3 DDR4 上电时序测试 电源纹波测试 开关电源自身产生的噪声是一种高频的脉冲串， 由发生在开关导通与截止瞬间产生的尖脉冲所造成， 也称为开关噪声。噪声脉冲串的频率比开关频率高得多， 噪声电压是其峰峰值。 噪声电压的振幅很大程度上与开关电源的拓扑、电路中的寄生状态及 PCB的设计有关。
价 格：￥电议型 号：产 地：中国大陆
-
PCIE2.0 3.0 验证,调试和一到性测试解决方案
PCIE2.0 3.0 验证,调试和一到性测试解决方案 SI信号完整性测试，主要内容是电源上电时序、复位、时钟、I2C、SPI、Flash、DDR、JTAG接口、CPLD接口测试、URAT测试、网口测试、USB2.0/USB3.0测试、MIPI测试、HDMI测试、及板卡上其它芯片接口的信号测试。
价 格：￥电议型 号：产 地：中国大陆
-
如何进行PCI-Express 的一致性测试和分析
如何进行PCI-Express 的一致性测试和分析 SI信号完整性测试，主要内容是电源上电时序、复位、时钟、I2C、SPI、Flash、DDR、JTAG接口、CPLD接口测试、URAT测试、网口测试、USB2.0/USB3.0测试、MIPI测试、HDMI测试、及板卡上其它芯片接口的信号测试。
价 格：￥电议型 号：产 地：中国大陆
-
PCIE2.0 3.0 验证 调试和一致性测试解决方案
遇到的问题$r$nPCIE link不稳定$r$n配置空间读写正常，Memory mapping空间读写异常
价 格：￥电议型 号：产 地：中国大陆
-
PCIE2.0 3.0 物理层一致性测试
CIE2.0 3.0 物理层致性测试$r$n$r$nPCIe总线$r$n与PCI总线不同，PCIe总线使用端到端的连接方式，在条PCIe链路的两端只能各连接个设备，这两个设备互为是数据发送端和数据接收端。PCIe链路可以由多条Lane组成，目PCIe链路×1、×2、×4、×8、×16和×32宽度的PCIe链路，还有几乎不使用的×12链路。
价 格：￥电议型 号：产 地：中国大陆
-
PCIE2.0 3.0 TX 发送 物理层一致性测试
PCIe总线的层次组成结构与网络中的层次结构有类似之处，但是PCIe总线的各个层次都是使用硬件逻辑实现的。在PCIe体系结构中，数据报文先在设备的核心层(Device Core)中产生，然后再经过该设备的事务层(TransactionLayer)、数据链路层(Data Link Layer)和物理层(Physical Layer)，终发送出去。
价 格：￥电议型 号：产 地：中国大陆
-
PCIE2.0 3.0 RX 接收 物理层一致性测试
PCIE2.0 3.0 RX 接收 物理层致性测试$r$n当PCIe设备进入休眠状态，主电源已经停止供电时，PCIe设备使用该信号向处理器系统提交唤醒请求，使处理器系统重新为该PCIe设备提供主电源Vcc。
价 格：￥电议型 号：产 地：中国大陆
-
PCIE Gen2/Gen3/Gen4 发送端 信号质量一致性测试
PCIE 初始化完成后会进入L0状态。异常状态见PCIE link 异常log。$r$n物理层link 不稳定，怀疑以下原因：$r$n- 高速串行信号质量问题$r$n- Serdes电源问题$r$n- 时钟问题
价 格：￥电议型 号：产 地：中国大陆
-
PCIE2.0 3.0 4.0 硬件测试解决方案
PCIE2.0 3.0 4.0 硬件测试解决方案$r$nPCIE memap空间读写异常$r$n问题：$r$npcie可以正常读写配置空间，但无法正常读写memap 空间
价 格：￥电议型 号：产 地：中国大陆
-
高速信号PCI-Express信号完整性测试与问题故障分析
高速信号PCI-Express信号完整性测试与问题故障分析$r$n我们以写PCIE EP的memap空间为例子说明下地址之间的转换是怎么做的。
价 格：￥电议型 号：产 地：中国大陆
-
pcie2.0x4 眼图测试 物理层一致性测试
pcie2.0x4 眼图测试 物理层致性测试$r$n集成电路的发明是人类历史上的大创举，它大地推动了人类的现代文明进程，在天无时无刻不在影响着我们的生活。进入 21 世纪以来，集成电路的发展则更是狂飙猛进。天的大规模集成电路生产和制造工艺已经达到 10 nm 量产水平，更高的集成度意味着同等体积下提供了更高的性能，当然对业内从业者来说遇到的挑战和问题也就越来越严峻。
价 格：￥电议型 号：产 地：中国大陆
-
pcie2.0x8 眼图测试 物理层一致性测试
pcie2.0x8 眼图测试 物理层致性测试$r$n在个处理器系统中，般提供×16的PCIe插槽，并使用PETp0~15、PETn0~15和PERp0~15、PERn0~15共64根信号线组成32对差分信号，其中16对PETxx信号用于发送链路，另外16对PERxx信号用于接收链路。除此之外PCIe总线还使用了下列辅助信号。
价 格：￥电议型 号：产 地：中国大陆
-
pcie2.0x16 眼图测试 物理层一致性测试
pcie2.0x16 眼图测试 物理层致性测试$r$n传统的源同步时钟总线系统般多采用并行单端信号，典型幅度在从 TTL-5V,CMOS- 3.3V/1.8V 左右。在设计和测试上遇到的信号完整性问题主要是反射和串扰，经常强调如何有效利用示波器的触发功能进行定位和捕获并分析,对示波器的波形捕获率及毛刺触发和建立/保持触发等能力均有很高要求。
价 格：￥电议型 号：产 地：中国大陆
-
Pcie1.0x4 眼图测试 物理层一致性测试
Pcie1.0x4 眼图测试 物理层致性测试$r$n日益降低的信号幅度必将带来信噪比(SNR)的挑战，也即随着信号幅度越来越低，对整个 电路系统的噪声要求也越来越严格。尤其是在近 3 年来越来越热的PAM 调制，比如广泛用于 200G/400G 传输的 PAM-4 技术，由于采用 4 电平调制，其对信噪比的要求比采用NRZ 编码的信噪比要高 9dB.
价 格：￥电议型 号：产 地：中国大陆
-
Pcie1.0x8 眼图测试 物理层一致性测试
Pcie1.0x8 眼图测试 物理层致性测试$r$n$r$nCI总线定义了两类配置请求，个是Type00h配置请求，另个是Type 01h配置请求。
价 格：￥电议型 号：产 地：中国大陆
